D Type Flip Flop: Schakelschema, Conversie, Waarheidstabel, Toepassingen

Wat zijn de verschillende soorten teenslippers?

D teenslippers Types

• Synchrone D-type flip-flop.
• Asynchrone D-type flip-flop.
• Level Triggered D-type flip-flop.
• rand getriggerde D-type flip-flop.

Niveau getriggerde D-flip-flop

D teenslipper waarvan de uitvoer verandert volgens de invoer met een hoog niveau van de klokpuls een door niveau getriggerde D-flip-flop is, en dan is het klokniveau laag, de D-flip-flop blijft in een wachtstand.

Wat is een Edge Triggered D-type flip-flop?

D type Edge Triggered teenslipper

D edge-triggered flip-flop is de flip-flop waarbij de output alleen kan veranderen met de flank van de klokpuls, ongeacht de verandering in de input. Dat betekent dat de uitgang van de flip-flop verandert met de overgang van de klokpuls, van hoog naar laag naar hoog. 

D type Edge Triggered flip-flop type:

Edge-getriggerde D-type flip-flop kan van 2 typen zijn:

De door de rand getriggerde flip-flop wordt ook wel dynamische triggerende flip-flop.

Edge Triggered D-flip-flop met Preset en Clear

Edge Triggered D-type flip-flop kan worden geleverd met Preset en Clear; preset en Clear zijn beide verschillende inputs voor de Flip Flop; beide kunnen zijn synchroon of asynchroon. Synchronous Preset of Clear betekent dat de verandering die door deze single aan de uitgang wordt veroorzaakt, de klokpuls kan beïnvloeden; hier wordt de flank getriggerd om te veranderen met de flank van de klokpuls. Terwijl Asynchronous Preset Clear kan de output op elk moment wijzigen.

Edge Triggered D-flip-flop timingdiagram

Het gegeven timingdiagram toont één positief type randgetriggerde d-flip-flop; er is klokpuls CLK, D de ingang naar de D-flip-flop, Q de uitgang van de D-flip-flop; zoals je kunt zien, vinden de veranderingen in output plaats tijdens de overgang van de klokpuls van laag naar hoog, omdat het een timingdiagram is van een positief gekanteld D-type slipper.

Edge-triggered D-flip-flop schakelschema

Het schakelschema van de door de rand geactiveerde D-type flip-flop wordt hier uitgelegd. Ten eerste is de D-flip-flop verbonden met een flankdetectorcircuit, dat de negatieve flank of positieve flank van de klokpuls zal detecteren. Dan zal, volgens de uitvoer van het randdetectorcircuit, de D-flip-flop dienovereenkomstig werken.

Edge Triggered D flip flop waarheidstabel

Rising Edge Triggered D-flip-flop | Positieve rand D teenslipper

De flip-flop van het D-type met positieve flank, die zijn O/P verandert volgens de I/P met de +ve-overgang van de klokpuls van de flip-flop, is een flip-flop met positieve flank. Het heeft hoge snelheidsprestaties met een laag stroomverbruik, dat komt omdat het veel in gebruik is. De flip-flop van het D-type met positieve flank kan worden weergegeven met een driehoek aan het D-flip-flop-blokdiagram aan het einde van de klok. 

Positieve rand getriggerd D-flip-flop schakelschema:

Het positieve flank-getriggerde D-type flip-flop-circuit kan worden ontworpen met drie grendels, waarbij twee ingangsgrendels grenzen aan de klokpuls, één grendel is bevestigd aan de ingangsgegevens, het circuit is zo ontworpen dat de uitgangsrespons alleen plaatsvindt bij positieve overgang van de klokpuls.

Positieve rand getriggerd D flip flop timingdiagram

Klokpuls CLK, D de ingang naar de D-flip-flop, Q de uitgang van de D-flip-flop, de veranderingen in de uitgang vinden plaats tijdens de overgang van de klokpuls van laag naar hoog.

Positieve rand getriggerde D flip flop waarheidstabel

Dalende flank Getriggerde D-flip-flop | Negatieve rand getriggerde D-flip-flop

De D-flip-flop, die zijn uitvoer verandert volgens de invoer met de -ve. overgang van de klokpuls van de flip-flop, is a -ve. rand getriggerde flip-flop. De negatieve flank D-flip-flop kan worden weergegeven met een driehoek en een bel aan het klokuiteinde van het D-flip-flop-blokdiagram.

Negatieve rand getriggerde D-flip flop schakelschema

De -ve edge D-flip-flop kan worden ontworpen door een -ve edge-detectorcircuit toe te voegen aan de klokpuls. De -ve flankdetector detecteert de -ve flank van de klokpuls. Volgens de O/P van het detectorcircuit zal de rest van het circuit werken. Wanneer er een negatieve overgang in de klokpuls is, produceert het circuit output volgens de input. Anders blijft het circuit in een wachtstand.

Negatieve edge-triggered D-flip-flop timingdiagram

Klokpuls CLK, D de ingang naar de D-flip-flop, Q de uitgang van de D-flip-flop, de veranderingen in de uitgang vinden plaats tijdens de overgang van de klokpuls van hoog naar laag; dit is het kenmerk van de flip-flop met de negatieve rand.

Negatieve Edge Triggered D flip flop Waarheidstabel

Master Slave D teenslipper | MS D teenslipper

Master Slave teenslipper is ontworpen om synchronisatie voorspelbaarder te maken. Om race-around-omstandigheden te voorkomen, is een master-slave-flip-flop ook bekend als de puls-getriggerde flip-flop omdat de responstijd van de uitgang gelijk is aan de breedte van de ene klokpuls.

  Master-slave D-flip-flop kan worden geconfigureerd vanuit een 2-D-flip-flop; elke flip-flop is verbonden met een CLK-puls die complementair is aan elkaar. De ene flip-flop als Master en de andere als slave; wanneer de klokpuls hoog is, werkt de master en blijft de slaaf in de wachtstand, terwijl wanneer de klokpuls laag is, de slaaf werkt en de meester in de wachtstand blijft. De O/P van de Master wordt als I/P in de slave-flip-flop ingevoerd.

Hoe Master Slave D-flip-flop ontwerpen met NAND-poorten?

Master Slave D flip-flop schakelschema

De master-slave D-flip-flop is ontworpen met NAND-poorten, geconfigureerd met 2-D-flip-flops, één een grendel met het gated circuit, als een master-flip-flop, en de andere werkt als een slave-flip-flop met een gecomplementeerde CLK pulseren naar elkaar.

Master Slave D teenslipper Waarheidstabel

Timingdiagram van Master Slave D-flip-flop

In het gegeven diagram is een signaal van de CLK-puls, D de I/P naar de master-flip-flop, Qm de O/P van de master-flip-flop en Q is de O/P van de slave-flip-flop. Het gedrag van een master-slave D-flip-flop kan dus worden waargenomen via zijn timing-diagram.

Master Slave Edge Triggered D-flip-flop

Als de master-slave-schakeling is ontworpen met een D-flip-flop die wordt getriggerd, of als aanvulling op de D-flip-flop-schakeling, is er één randdetectorschakeling, die de rand van een klokpuls detecteert. Volgens de output van de detector werkt de Flip-flop. Dan is het totale circuit een master-slave-flank-getriggerde flip-flop-schakeling.

D teenslipper Ontwerp

D-flip-flop kan op veel manieren worden geconfigureerd, zoals het kan worden gemaakt met NAND-poort, NOR-poort, multiplexer, enz. Het kan worden afgeleid van andere flip-flops zoals JK-flip-flop, SR-flip-flop of T-flip-flop. Het kan worden ontworpen met behulp van veel verschillende combinaties van het circuit met de klok.

Hoe een D-flip-flop te ontwerpen met behulp van de NAND-poort?

D flip-flop schakelschema met NAND-poorten

De D-flip-flop kan alleen worden ontworpen met een NAND-poort, hier is één SR-latch ontworpen met NAND die is gepoort met nog twee NAND-poorten, en de klokpuls wordt ingevoerd in de gepoorte NAND met gegevensinvoer, waarbij één NAND-poort D als invoer en de andere NAND-poort krijgt D-compliment als één invoer. En volgens de gated output wordt de SR-latch verwerkt. Het resulterende circuit is een D-flip-flopcircuit.

Hoe een D-flip-flop te ontwerpen met behulp van de NOR-poort?

D-flip-flop met NOR-poort

De D-flip-flop kan ook worden ontworpen met NOR-poorten; hier worden drie SR-latches met klokpuls gebruikt om de D-flip-flop te ontwikkelen. De SR-latch met twee ingangen creëert afzonderlijk de D- en D-complementuitgang, en die uitgang wordt ingevoerd in de derde grendel, die Q en Q-compliment als uitgang produceert. 

Als er geen klokpuls is, worden de initiële vergrendelingen vergrendeld met de huidige status vanwege de onderlinge verbindingen, waardoor de hele flip-flop in een wachtstand wordt gezet; ongeacht de wijziging in invoergegevens, kan de uitvoer niet veranderen.

D-flip-flop met 2 D-vergrendelingen

Transparante vergrendeling D flip flop

Wat is D teenslipper SR Klink schakelschema ?

Hoe een D-flip-flop te ontwerpen met CMOS?

D-flip-flop met CMOS-transistors

Ontwerp D-flip-flop met behulp van Transmission Gate

De D-flip-flop kan worden ontworpen met een transmissiepoort, die de complexiteit van het circuit vermindert omdat het het aantal transistortellingen vermindert. Wanneer LOAD =0, slaat de Latch de gegevensinvoer op; wanneer LOAD = 1, is de grendel transparant. De transmissiepoort helpt ook om de totale circuitgrootte te verkleinen.

CMOS D flip flop Schema:

D-flip-flop met 2×1 MUX

D-flip-flop met MUX Uitleg:

AD-flip-flop kan worden ontworpen met een enkele multiplexer (MUX), data 'D' is een ingang naar de MUX en de andere ingang van de MUX is de feedback van de multiplexeruitgang Q naar de ingang van zichzelf, het kloksignaal fungeert als selecteer lijn, als de klok (CLK) = één, dan is de uitvoer van de MUX D, anders blijft de uitvoer van de MUX de vorige uitvoer Q. 

Hoe een D-flip-flop te ontwerpen met JK-flip-flop?

Conversie van JK-flip-flop naar D-flip-flop

D is de externe invoer voor de JK-flip-flop en JK-flip-flop is de universele flip-flop; we kunnen een D-flip-flop ontwerpen van de JK-flip-flop als we de K-ingang van de JK-flip-flop met een inverter verbinden met de J-ingang. Het resulterende circuit is dan een D-flip-flop met I/P als D en O/P als Q en Qbar.

Waarbij Qn+1 de volgende uitvoerstatus betekent en Qn de huidige uitvoerstatus in de conversietabel.

Hoe te ontwerpen? Frequentieverdeler Circuit met behulp van D-flip-flop?

D-type flip-flop Frequentieverdeler | D flip flop klokverdeler

een frequentie verdeler is een digitaal circuit die een ingangsfrequentie deelt door een vereiste factor. Een dergelijke frequentiedeler is ontworpen met een D-flip-flop, die de ingangsklokfrequentie door twee deelt. Een omgekeerde feedback is van uitgang Q naar de ingang D die dit frequentiedelercircuit vormt.

Delen door 3 Circuit met behulp van D-flip-flop

Het gegeven circuit deelt de ingangsfrequentie door drie. In deze schakeling wordt een 2D-flip-flop gebruikt en één NOR-poort, die de resulterende schakeling vormt, deelt de ingangsfrequentie door drie.

Fasedetector met D-flip-flop

Een fasefrequentiedetector is een circuit dat wordt gebruikt om het verschil in frequenties en fase van twee gegeven ingangen te detecteren. Het UP-signaal wordt gegenereerd wanneer het kloksignaal langzamer is dan de referentiekloksignalen. Het omlaagsignaal wordt gegenereerd wanneer het kloksignaal sneller is dan de referentieklok.

De fasefrequentiedetector kan worden ontworpen met twee D-flip-flops zoals weergegeven in de bovenstaande afbeelding; zowel de flip-flop heeft verschillende klokfrequenties als ingang, en de reset van de flip-flops is verbonden met een NAND-poort waarvan de ingang het Down- en Up-signaal is.

Frequentievermenigvuldiger met D-flip-flop

De frequentievermenigvuldiger is een digitaal circuit dat het veelvoud van het ingangsklokfrequentiesignaal heeft gegenereerd. 

De schakeling kan worden ontworpen met de D teenslipper en zelfs het aantal omgekeerden in de feedbacklijn. De feedback wordt gestart vanaf de uitgang Q en gaat naar de NOR-poort, die is aangesloten op de klokingang van de flip-flop. De uitgang van het vermenigvuldigingscircuit is afhankelijk van de vertraging die door de omvormers wordt geproduceerd; met verschillende vertragingen kunnen we verschillende frequenties als output produceren.

D teenslipper Oscillator

De oscillator is een circuit dat herhaalde en afwisselende golfvormen genereert. De oscillator kan worden ontworpen met D-flip-flop, waarbij D-flip-flop in een toggle moet staan, dus wanneer het een hoge input krijgt, moet de outputwaarde toggle; voor het maken van een toggle-flip-flop van d-flip-flop, is de complementaire uitvoer van de D-flip-flop feedback naar de data-ingang van de D-flip-flop.

D flip flop Registreren

Een register is een groep flip-flops die meer dan één bit tegelijk kan opslaan, afhankelijk van het aantal flip-flops in het register.

Wat zijn de Quad D flip-flop IC ?

Quad D-type flip-flop 74175 | Quad D teenslipper 7475

Quad d-flip-flop is beschikbaar in Ingratiated-circuits, die 16 pinnen heeft. Het heeft een 4 d flip-flop met aparte input (D) en output (Q en Qbar) pinnen. De overige pinnen zijn een aarde-, een helder-, een klok- en een spanningsvoedingspen. De functie is gelijk aan de TTL 74175. Het bevat een D-flip-flop die door de rand wordt getriggerd.

Hex D-type teenslipper

Het is een type d-flip-flop beschikbaar in IC, die 6 d-flip-flops bevat, elk met een verschillende ingangs- en uitgangspen in de geïntegreerde schakeling. Het heeft dus 16 pinnen met één klokpen, één aardingspen, één spanningsvoedingspen en één doorzichtige pen.

8 bit Octal D flip-flop

Octaal d-type flip-flop is in de handel verkrijgbaar als een Ingratiated-circuit. Het bevat 20 pinnen, die een output met drie standen hebben. Alle flip-flops zijn voornamelijk bestuurbaar door de klok en maken de pin mogelijk. Elke flip-flop heeft verschillende input (D) en output (Q) pinnen. De overige pinnen zijn een klokpen, een aardpen, een spanningsvoedingspen, een doorzichtige pen. Deze Ic wordt gebruikt om een ​​opslagregister, patroongenerator, enz.

16 bit D-flip-flop

 Het is een type D-flip-flop beschikbaar in IC; voornamelijk een 16-bits rand-getriggerde d-flip-flop met drie-state-uitgang, ontworpen voor het aansturen van een zeer capacitieve of lage impedantiebelasting. Het kan worden gebruikt als een 16-bits flip-flop, maar kan ook worden gebruikt als twee 8-bits flip-flops. Het heeft 48 pinnen, terwijl elke flip-flop aparte pinnen heeft voor invoer en uitvoer; twee klokpinnen en twee activeringspinnen. Het wordt gebruikt bij het ontwerpen van bufferregisters, invoer- of uitvoerpoorten, bidirectionele bussen, enz.