VHDL-proces- en installatiehandleiding: 3 belangrijke feiten

Onderwerpen van discussie

1. VHDL-proces met behulp van Xilinx

2. Stappen om Xilinx te installeren

3. Stapsgewijze voorbeelden voor implementatie van sequentiële en combinatiecircuits. (VHDL-proces)

Zelfstudie met een stapsgewijze handleiding voor VHDL-proces

VHDL-proces met behulp van XILINX

Om VHDL-ontwerpen te implementeren, zullen we Xilinx gebruiken. Xilinx is een van de beste leveranciers van logische programmeerapparaten. Het is een technologiebedrijf gebaseerd op staten.

Voorwaarde voor het gebruik van VHDL:

WAT IS VHDL? Kijk hier!

• Moet enige kennis hebben van digitale elektronica.
• Het is goed als u een ononderbroken internetverbinding heeft om de bestanden te downloaden.
• Xilinx heeft minimaal 18 GB aan ruimte op uw pc nodig. Zorg er dus voor dat uw schijf voldoende ruimte heeft om de applicatie uit te voeren.
• Zorg ervoor dat u een gratis account met een geldig e-mailadres in Xilinx hebt gemaakt voordat u gaat downloaden. Dat zal u helpen bij toekomstige doeleinden.
• We gebruiken vensters.

Installatiehandleiding voor VHDL-proces

• Stap 1: Download het zip-bestand volgens uw besturingssysteem en hun versies.

De link om Xilinx te downloaden wordt hieronder gegeven.

https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_DS_Win_14.7_1015_1.tar

Het is een gratis zip-bestand van 6.18 GB. We zullen deze versie gebruiken om de tutorial te demonstreren.

U kunt hier andere downloadbare opties vinden -

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive-ise.html

• Stap 2: Pak het bestand uit en sla het op in een gewenste map. De mapnaam moet zijn - Xilinx_ISE_DS_Win_14.7_1015_1. Open deze map.

• Stap 3:  Dubbelklik op het xsetup-bestand (zoals weergegeven in de afbeelding) en start de installatie. Sta alle machtigingen toe. De installatie kan tot twee uur duren, afhankelijk van de beschikbare geheugenruimte en de pc-configuraties. Niets om je zorgen over te maken, blijf rustig zitten en laat het installeren.

Kies het ISE-webpack uit de lijst wanneer deze pop-up verschijnt voor de definitieve installatie. Bewaar ook de standaard opslagruimte zoals deze suggereert en als die locatie voldoende ruimte heeft.

 Na de installatie van het bestand, verschijnen er twee snelkoppelingen op het bureaublad en verschijnt er een pop-up met betrekking tot de licentie. Klik niet op de snelkoppelingspictogrammen aangezien de installatie niet is voltooid en sluit voorlopig ook het licentietabblad.

• Stap 4: Nu is de software op uw computer geïnstalleerd. Ontdek de geïnstalleerde map die ongeveer 18 GB groot is. Standaard wordt het opgeslagen in de C-schijf als u geen wijzigingen hebt aangebracht. Open de map.

Open Xilinx-folder -> 14.7 -> ISE_DS -> lib -> nt64

Pad – [C:\\Xilinx\\14.7\\ISE_DS\\ISE\\lib\ t64]

• Stap 5: Nu zal er een bestand zijn met de naam - "LibPortability.dll"

Hernoem dat bestand als - "LibPortability.dll.orig"

• Stap 6: Zoek vervolgens het bestand met de naam - "libPortabilityNOSH.dll". Het bevindt zich net onder het bestand dat we in stap 4 hebben bewerkt. Kopieer het bestand en plak het. Hernoem nu dat geplakte bestand naar - 'libPortability.dll ”. Bewaar het gekopieerde bestand in het dashboard.

Het uiteindelijke resultaat ziet eruit als de onderstaande afbeelding.

• Stap 7: Daarna moeten we naar een andere bestandsmap gaan.

Open de Xilinx-map -> 14.7 -> ISE_DS -> common -> lib -> nt64

Pad – [C:\\Xilinx\\14.7\\ISE_DS\\common\\lib\ t64]

Er zal een bestand zijn met de naam - “LibPortability.dll”.

Hernoem dat bestand als - "LibPortability.dll.orig"

• Stap 8: Plak nu het bestand dat we in stap 6 hebben gekopieerd en hernoem dat geplakte bestand naar - 'libPortability.dll ”.

Het uiteindelijke resultaat ziet eruit als de onderstaande afbeelding.

• Stap 9: Licentie: dubbelklik nu op de snelkoppeling ISE Design Suite 14.7. Er zal een pop-up verschijnen waarin om een ​​licentie wordt gevraagd. Klik gewoon op Oké, en een ander venster wordt geopend. Er zijn opties voor de licentie. Klik in de “Verkrijg licentie” op de “Get mijn gekochte licentie (s)” en vervolgens op VOLGENDE.

Dan zal er nog een pop-up verschijnen van "Xilinx License Manager". Klik op de optie Nu verbinden. Het opent een tabblad in de standaardwebbrowser van uw pc.

Log in met uw inloggegevens en er zullen opties zijn zoals de onderstaande afbeelding. Je moet de 4 kiezen^th of 5^th optie uit de lijst. Klik gewoon op de gewenste licentie.

Er zal een e-mail in uw e-mail-ID staan ​​met het licentiebestand voor Xilinx. Download het licentiebestand en sla het op in de downloadmap.

• Stap 10: Ga terug naar de ISE. Daar zie je een raam open blijven staan. Kies de optie licentie laden en zoek uw licentie in de downloadmap om te uploaden.

Na het uploaden van de licentie, zal er een succesvol bericht verschijnen. Klik op Ok en klik vervolgens op sluiten in het vorige venster. Nu is Xilinx klaar voor gebruik.

Uw eerste project maken in XILINX (VHDL-proces)

We zullen een eenvoudige EN-poort dataflow-modellering implementeren met behulp van Xilinx. EN-poort wordt weergegeven als - Y = AB. De waarheidstabel wordt hieronder weergegeven.

• Stap 1: Open de projectnavigator door te dubbelklikken op het pictogram op het bureaublad.
• Stap 2: Ga naar Bestand en vervolgens naar Nieuw project. Bestand -> Nieuw project

• Stap 3:  Geef uw project een naam en selecteer de locatie om het project op te slaan. Gebruikt nooit standaard poortnamen. Klik dan op de volgende. Kopieer de naam, en het zal later helpen.

• Stap 4: Stel nu de waarden in zoals hieronder vermeld. Voer de installatie zorgvuldig uit. Elke fout leidt tot mislukking.

Klik op de VOLGENDE en klik vervolgens op 'Voltooien' voor de volgende pop-up.

• Stap 5: Nu kunt u in het editorgedeelte uw model in de linkerbovenhoek zien, op het ontwerptabblad en onder de hiërarchiebalk. Plaats uw cursor op de door u genoemde map en klik met de rechtermuisknop. Kies vervolgens de nieuwe bron in het menu.

• Stap 6: Kies in het nieuwe venster de VHDL-module en plak dezelfde naam die u in stap 3 hebt gekopieerd, of u kunt de naam ophalen van het locatietabblad. Klik op volgende.

• Stap 7: In de definieer module pop-up,
• Verander de architectuur van 'Behavioural' naar 'Dataflow'.
• Schrijf in de poortnaam A, B en Y in de opeenvolgende rijen. Kies nu voor de met Y gemarkeerde rij de richting als 'uit', aangezien dit de uitvoer zal zijn. U kunt de richting wijzigen met de bijbehorende pijl omlaag.
• Er komt nog een pop-up. Controleer of de porta in orde is of niet. Klik vervolgens op voltooien.

• Stap 8: RTL SCHEMATISCHE CREATIE

Nu zal een code-editor zijn geopend.

A. In de 40^th regel kunt u 'beginnen'. Vanaf die plaats moet u de dataflowcode schrijven. De code voor ons programma zal zijn -

Y <= A en B;

B. Sla de code op met Ctrl + S.

C. Nu, aan de linkerkant van het venster, onder de ontwerpbalk, zie je een tabblad met de naam 'proces <model_naam>'.

D. Vouw de 'Synthese - XST' van daaruit uit.

E. Dubbelklik op de 'Syntaxis controleren'. Het zal een groen vinkje tonen, wat duidt op succes.

F. Dubbelklik vervolgens op 'Synthesis - XST'. Ook hier zal een groen vinkje zijn verschenen.

G. Klik nu op 'Bekijk RTL-schema' om de RTL-implementatie te bekijken. Er verschijnt een pop-up. Kies de tweede optie en klik op de volgende.

H. Een diagramsegment wordt geopend.

I. Dubbelklik op het vak om de binnenstructuur te zien.

• Stap 9: TESTBANK CREATIE

1. Verander het tabblad van Implementatie in Simulatie.

1. Klik nogmaals met de rechtermuisknop op de eerste map en kies de nieuwe bron.

1. Kies de 'VHDL Test Bench' en geef een nieuwe bestandsnaam op. Klik op de volgende.

1. Daarna verschijnt een venster met de naam Associate Source om uw gegevensstroommodel te koppelen aan de testbank. Klik op het model en klik op VOLGENDE. Klik op 'Voltooien' voor het volgende venster.

1. Er wordt een nieuwe code-editor geopend.

Nu hebben we voor een EN-poort geen klokpulsen nodig. Om alle kloksignalen te verwijderen of van commentaar te voorzien.

De kloksignalen staan ​​op regel nr. - 60, 72 tot 78 en lijnnr. 87.

Testbankcode wordt geschreven in het 'Stimulusprocesgedeelte'.

Je kunt beginnen vanaf de 90^th lijn.

 De code voor testbank van EN-poort is -

A <= '0';

               B <= '0';

               wacht 100 ns;

               A <= '0';

               B <= '1';

               wacht 100 ns;

               A <= '1';

               B <= '0';

               wacht 100 ns;

               A <= '1';

               B <= '1';

               wacht 100 ns;

6. Vouw nu aan de linkerkant de Isim Simulator uit en dubbelklik vervolgens op de 'Behavioral Check Syntax'. Er verschijnt een groen vinkje.

7. Dubbelklik nu op het 'Simuleer Gedragsmodel'.

Er verschijnt een venster. geef de software toegang.

Ontdek op de werkbalk bovenaan de mogelijkheid om te zoomen. Klik op de derde optie om de volledige weergave te zien.

Klik hier om meer te weten over het VHDL-CODERINGSPROCES!

Soedipta Roy

Hallo, ik ben Sudipta Roy. Ik heb B. Tech in elektronica gedaan. Ik ben een elektronica-liefhebber en houd mij momenteel bezig met elektronica en communicatie. Ik heb een grote interesse in het verkennen van moderne technologieën zoals AI en Machine Learning. Mijn geschriften zijn gewijd aan het verstrekken van nauwkeurige en bijgewerkte gegevens aan alle leerlingen. Iemand helpen bij het opdoen van kennis geeft mij enorm veel plezier.
Laten we verbinding maken via LinkedIn –