Inleiding tot VLSI Design Flow
In het vorige artikel hebben we een overzicht gekregen van de VLSI-ontwerpstroom. In dit artikel zullen we leren hoe verschillende logische circuits kunnen worden geïmplementeerd met behulp van VLSI-ontwerp. VLSI is een van de sleuteltechnologieën in dit tijdperk van digitalisering. Transistors worden gebruikt om logische schakelingen in VLSI-ontwerp te implementeren.
Er zijn drie typen digitale logica: de inverter van de NIET-poort, de EN-poort en de OF-poort. Complexere poorten zoals -NAND, NOR, XNOR en XOR kunnen ook worden gemaakt met behulp van de basispoorten. Laten we enkele van de bespreken methoden voor implementatie van logische circuits.
CMOS-logisch ontwerp
Digitaal is alles over NUL en EEN of HOOG of LAAG. De invoer voor een digitaal logisch circuit is 0 of 1, dus als uitvoerwaarde. Als een circuit nu invoert als 0 en 1, dan kan de logica worden begrepen door de schakelfunctie zoals hieronder weergegeven.
We kunnen in de afbeelding zien dat wanneer de s1-schakelaar wordt geopend en de s2-schakelaar wordt gesloten, de uitvoer 0 is; voor vice versa zal de uitvoer 1 zijn.
Voor volledige VHDL-zelfstudie! Klik hier!
CMOS-ontwerpmethodologie
Er zijn drie stappen voor het ontwerpen van een CMOS-logica als onderdeel van de VLSI-ontwerpstroom.
- Ontdek de aanvulling van de Booleaanse expressie die u moet implementeren.
- Beschrijf de PUN
- Beschrijf het PDN
Het Pull Up-netwerkontwerp:
Termen vermenigvuldigen: NMOSFET's in parallelle verbinding
Bijkomende termen: NMOSFET's in serieschakelingen
Het pull-down netwerkontwerp:
Termen vermenigvuldigen: NMOSFET's in serieschakelingen
Bijkomende termen: NMOSFET's in parallelle verbindingen
Ontwerp uw eerste VHDL-model met Xilinx. Klik hier voor een stapsgewijze handleiding!
CMOS-omvormer / CMOS NIET Gate-ontwerp
Een digitale omvormer is een NOT-poort die de geïnverteerde uitvoer voor een invoer geeft. Voor hoge invoer of invoer is digitale EEN, dan is de uitvoer laag of digitale NUL. Voor lage invoer of invoer is digitale NUL, dan is de uitvoer hoog of digitale EEN.
| INVOER | OUTPUT |
| HIGH | LOW |
| LOW | HIGH |
Een CMOS-inverter is gemaakt van twee transistors in de verbeteringsmodus: de ene is NMOS en de andere is PMOS. De NMOS werkt als een pull-down netwerk en de PMOS werkt als een pull-up netwerk. De ingangsspanning stuurt beide transistoren aan.
Wanneer de PMOS-transistor in de AAN-stand staat, gaat de NMOS-transistor in de UIT-stand. Wanneer de NMOS-transistor UIT blijft, staat de PMOS ook AAN. Zo zijn zowel de transistors werken in complementaire modus.
De transistor, die in de UIT-stand blijft, zorgt voor een hoge impedantiewaarde en de uitgangswaarde verandert. Onder dezelfde rail heeft een logisch CMOS-circuit minder ruis dan een logisch NMOS-circuit.
De grafiek van de spanningsoverdrachtskarakteristieken van een symmetrische CMOS wordt hieronder gegeven.
Werking
De transistors zijn zo gemaakt dat hun drempelspanningen van gelijke grootte en tegengestelde polariteit moeten zijn. Dat wil zeggen, de drempelspanning van NMOS zal gelijk zijn aan de grootte van de drempelspanning van PMOS, gegeven door de onderstaande uitdrukking.
VTN = - VTP
Wanneer de ingangsspanning (V.in) kleiner is dan de drempelspanning van de NMOS-transistor, dan bevindt de NMOS-transistor zich in een UIT-toestand. Dan de PMOS circuit zal de uitgangsspanning regelen; (Vout) met de geleverde spanning (VDD). Het AB-gebied van de grafiek vertegenwoordigt deze bewerking.
Nu, wanneer de ingangsspanning groter is dan het verschil van VDD en drempelspanning, dan gaat het logische PMOS-circuit in een UIT-status en wordt de NMOS geactiveerd. Vervolgens regelt NMOS de uitgangsspanning (Vuit) met een aardspanning van 0 V.
Het BC-gebied van de grafiek vertegenwoordigt de verzadigde NMOS en het CD-gedeelte geeft aan dat beide transistors in verzadigde modus zijn. VINV is de ingangsspanningswaarde waarvoor de ingangsspanning gelijk is aan de uitgangsspanning.
Uit zorgvuldige observatie kunnen we zeggen dat de verandering erg hoog is voor de spanningszwaai van 0 naar VDD. Daarom is de CMOS-omvormer een perfecte omvormer voor logisch ontwerp.
Nu, wanneer de ingangsspanning gelijk is aan de V.INVzijn beide transistors in verzadiging. Het pull-up-netwerk (PUN) heeft VGS waarde =
VGS = Vin - VDD
Of, VGS = VINV - VDD
De huidige vergelijking voor het verzadigingsgebied wordt gegeven als -
ID = µεW * (VGS - VTH )2 / 2LD
Deze vergelijking kan worden herschreven voor een pull-upnetwerk -
IDpu =pWpu * (V.INV - VDD - VTHP)2 / 2 DLpu
De vergelijking voor het pull-down-netwerk is -
Idpd =nWpd * (V.INV - VDENKEN )2 / 2 DLpd
Vergelijking van de afvoerstroom volgens de kenmerken -
μnWpd * (V.INV - VDENKEN )2 / 2 DLpd =pWpu * (V.INV - VDD - VTHP)2 / 2 DLpu
of, VINV - VDD - VTHP = - β (VINV - VDENKEN); [β = (μn * Zpu /p * Zpd) ½]
Of, VINV = (V.DD + VTHP + β * VDENKEN) / (1 + )
Als VTHN = - VTHP, dan komt β als 1.
Bovendien wordt VINV geleverd als VDD / 2 en
Zpd : Zpu =n :p = ~ 2.5: 1
Vermogensverlies
Logische CMOS-schakelingen dissiperen minder vermogen dan een logische NMOS-schakeling voor lage frequenties. De degeneratie van het CMOS-vermogen schommelt volgens de schakelfrequentie van het circuit.
Ruismarges
Ruismarge is de maximaal toegestane afwijking die kan optreden zonder het hoofdkenmerk te wijzigen onder luidruchtige omstandigheden. NML wordt gegeven als het verschil tussen de logische drempelspanning en de logische nul-equivalente spanning voor een CMOS-omvormer van laag niveau. De ruismarge wordt beschreven als het verschil tussen de logische hoge of EEN equivalente spanning en de logische drempelspanning voor het hoge niveau.
CMOS twee input NAND en NOR-poorten
NOR- en NAND-poorten staan bekend als universele logische poorten, die kunnen worden gebruikt om elke logische vergelijking of elke andere logische poort te implementeren. Dit zijn de twee meest vervaardigde poorten die de CMOS-logica gebruiken voor VLSI-technologie. Laten we de implementatie en het ontwerp van beide poorten bespreken met behulp van CMOS-logica.
CMOS NOR-poort
Een NOR-poort kan worden omschreven als een omgekeerde OF-poort. De waarheidstabel van de NOR-poort wordt hieronder gegeven, waarbij A en B de ingangen zijn.
Een NOR-poort kan ook worden geïmplementeerd met behulp van CMOS-technologie. Het CMOS-invertercircuit komt in dit ontwerp aan het werk. Een pull-down netwerk (transistor) wordt toegevoegd met de standaard CMOS NOT-poort in een parallelle verbinding om de NOR-bewerking te implementeren. Voor twee NOR-ingangspoorten wordt slechts één pull-downnetwerk toegevoegd. Om meer ingangen op te nemen, zijn er meer transistors toegevoegd.
Werking
De logische implementatie met behulp van CMOS wordt weergegeven in de onderstaande afbeelding. Wanneer een van de ingangen logisch hoog of logisch EEN is, is de neerwaartse weg naar de grond vergrendeld. De uitvoer zal logisch NUL zijn.
Wanneer beide ingangen een HOGE spanning of logische - EEN waarde krijgen, dan is de uitvoerwaarde logisch hoog of EEN. De logische drempelspanning zal gelijk zijn aan de drempelspanning van een omvormer. Dat is hoe NOR-logica kan worden bereikt met behulp van CMOS.
CMOS NAND-poort
Een NAND-poort kan worden omschreven als een omgekeerde EN-poort. De waarheidstabel van de NAND-poort wordt hieronder gegeven, waarbij A en B de ingangen zijn.
Een NAND-poort kan ook worden geïmplementeerd met behulp van CMOS-technologie. Het CMOS-invertercircuit komt ook in dit ontwerp aan de orde. Een pull-down netwerk (transistor) in serie en een uitputtingsmodustransistor worden toegevoegd met de standaard CMOS NOT-poort om de NAND-bewerking te implementeren. Voor twee niet-EN-ingangspoorten wordt slechts één transistor toegevoegd. Om meer ingangen op te nemen, worden meer transistors aan de serieschakeling toegevoegd.
Werking
De logische implementatie met behulp van CMOS wordt weergegeven in de bovenstaande afbeelding. Wanneer beide ingangen logisch NUL zijn, zijn beide NMOS-transistors in de UIT-status, terwijl beide PMOS-transistors in de AAN-status zijn. De uitgang wordt verbonden met VDD, en zo levert de uitgang logische EEN of hoge waarde.
Wanneer ingang A een hoge waarde krijgt als invoer, en de ingang B een lage waarde krijgt, gaat de bovenwaartse NMOS in de AAN-toestand en de lagere NMOS in de UIT-stand. De massaverbinding kan niet tot stand worden gebracht met de outputwaarde. In deze toestand wordt de linker PMOS AAN, terwijl de rechter PMOS UIT blijft. De VDD vindt een pad door de output en levert een hoge outputwaarde of logica 1.
Wanneer ingang B een hoge waarde krijgt als ingang en ingang A een lage waarde krijgt, gaat de bovenwaartse NMOS in de UIT-toestand en de lagere NMOS in de AAN-stand. De massaverbinding kan niet tot stand worden gebracht met de outputwaarde. Ook wordt in deze toestand de linker PMOS UITgeschakeld, terwijl de rechter PMOS in de AAN-toestand gaat. De VDD vindt een pad door de output en levert een hoge outputwaarde of logica 1.
Voor de laatste logica, wanneer beide ingangen een hoge ingangsspanning of logische EEN-waarde krijgen, zijn beide NMOS-transistors AAN. Beide PMOS-transistors zijn in de UIT-stand, waardoor de aardspanning een pad krijgt om verbinding te maken met de uitgang. De uitgang levert dus logische NUL of lage waarde als uitgang.
Voor meer elektronica-gerelateerd artikel en VLSI-ontwerpstroom klik hier
Hallo, ik ben Sudipta Roy. Ik heb B. Tech in elektronica gedaan. Ik ben een elektronica-liefhebber en houd mij momenteel bezig met elektronica en communicatie. Ik heb een grote interesse in het verkennen van moderne technologieën zoals AI en Machine Learning. Mijn geschriften zijn gewijd aan het verstrekken van nauwkeurige en bijgewerkte gegevens aan alle leerlingen. Iemand helpen bij het opdoen van kennis geeft mij enorm veel plezier.
Laten we verbinding maken via LinkedIn –