39 Belangrijke VLSI, VHDL & Verilog Interview Q&A

VLSI, VHDL, Verilog Interview Vragen

1. Geef de volledige looptijd van VHDL.

1. Zeer hoge definitie-taal
2. Zeer snelle integratie Hardware Beschrijving Taal
3. Zeer hoge beschrijvingstaal
4. Zeer snelle schaalvergroting van hardware die de taal beschrijft

Ans: 2) Zeer snelle integratie Hardware Beschrijving Taal

Voor eenvoudige VHDL-zelfstudies, Klik hier!

2. Wat is het aantal metaaloxide-gearchiveerde effecttransistors dat nodig is om een ​​bi-complementaire metaaloxide-halfgeleider NOR-poort te construeren die twee ingangen heeft?

1. 5 MOSFET's
2. 6 MOSFET's
3. 7 MOSFET's
4. 8 MOSFET's

Ans: 3) 7 MOSFET's

"Hoe wordt een logische poort ontworpen in VLSI?" Vind het antwoord hier!

3. Wat is het effect van 'Vertraging' als de voedingsspanning wordt verhoogd?

1. Verhoogt
2. Verlaagt
3. Blijft hetzelfde
4. Vertraging heeft niets te maken met stroomtoevoer.

Ans: 2) Verlaagt

4. Wat is waar over het VLSI-ontwerp?

1. VLSI is een sequentieel proces met terugkoppelingslussen.
2. VLSI is een parallel proces zonder terugkoppelingslussen.
3. VLSI is zowel een sequentieel als een parallel proces met terugkoppelingslussen.
4. VLSI is een sequentieel proces zonder terugkoppelingslussen.

Ans: 3) VLSI is zowel een sequentieel als een parallel proces met terugkoppelingslussen.

Voor meer informatie over Verilog Interview Vragen en andere onderwerpen zoals VLSI Design, Controleer dit!

5. Wat is het nut van CAD-tools bij VLSI-ontwerp?

1. Het automatiseert het VLSI-ontwerp.
2. Het vermindert de cyclustijd van het ontwerp.
3. Het verkleint de kans op fouten.
4. Alle bovenstaande.

Ans: 4) Al het bovenstaande.

6. Welk type product is meer geschikt voor FPGA-gebaseerd ontwerp?

1. Grootschalige productontwikkeling.
2. Hoge snelheidstoepassingen.
3. Prototype ontwikkeling.
4. Toepassingen met laag vermogen.

Ans: 3) Prototype ontwikkeling.

Wat is Verilog? Wat is systeemverilog? en andere Verilog Interview vragen en antwoorden zijn hier!

7. Wat is de relatie tussen interconnectvertraging en poortvertraging?

1. De relatie is afhankelijk van technologie.
2. Gate delay altijd meer dan interconnect-vertraging.
3. Interconnect-vertraging altijd meer dan de poortvertraging.
4. Ze zijn hetzelfde.

Ans: 1) De relatie is afhankelijk van de technologie.

8. Geef waar of niet waar

Uitspraak: Voor een Y-kaart nemen de details van ontwerpinformatie toe wanneer ze van het midden naar de periferie worden verplaatst.

1. Waar
2. Niet waar

Ans: (2). Vals

9. Waarom heeft een apparaat met een kort kanaal de voorkeur?

1. Het is gemakkelijker voor fabricage.
2. Het heeft een lager stroomverbruik.
3. Het heeft een hoge snelheid.
4. Het heeft betere outputkenmerken.

Ans: 3) Het heeft een hoge snelheid.

10. Waar vindt de subdrempelwerking van MOSFET toepassingen?

1. Herinneringen.
2. Laad gekoppelde apparaten op.
3. Biomedische toepassingen.
4. Geen van de bovengenoemde.

Ans: 3) Biomedische toepassingen.

Maak je eerste VHDL Project!

Klik hier!

VLSI, VHDL, Verilog Interviewvragen, Afbeelding - 1

11. Wat is de relatie tussen de AAN-weerstand van MOSFET en poort-naar-bronspanning (Vgs)?

1. ON-weerstand neemt lineair toe met Vgs.
2. ON-weerstand neemt lineair af met Vgs.
3. ON-weerstand neemt exponentieel toe met Vgs.
4. ON-weerstand neemt niet-lineair af met Vgs.

Ans: 4) ON-weerstand neemt niet-lineair af met Vgs.

12. Wat is de drempelspanning van een EMOSFET?

1. Gelijk aan 0 V.
2. Minder dan 0 V.
3. Groter dan 0 V.
4. Geen van de bovengenoemde.

Ans: 3) Groter dan 0 V.

13. Vind de vreemde eend in de bijt.

1. Modulatie van de kanaallengte
2. Subdrempelgeleiding
3. Hot carrier-effect.
4. Lichaamseffect

Ans: 4) Lichaamseffect. (Alle andere opties zijn 2^nd volgorde-effect).

14. Hoe verandert de dopingdichtheid bij het schalen van constante spanning?

1. Verhoogt met een factor s
2. Verhoogt met een factor s2.
3. Verlaagt met een factor voor s.
4. Verlaagt met een factor voor s2.

Ans: 2) Verhoogt met een factor s2.

15. Hoe vindt vermogensdissipatie plaats bij volledige schaalvergroting?

1. Verhoogt met een factor s
2. Verhoogt met een factor s2.
3. Verlaagt met een factor voor s.
4. Verlaagt met een factor voor s2.

Ans: 3) Verlaagt met een factor s2.

16. Hoe vindt vermogensdissipatie plaats bij constante spanningsschaling?

1. Verhoogt met een factor s
2. Verhoogt met een factor s2.
3. Verlaagt met een factor voor s.
4. Verlaagt met een factor voor s2.

Ans: 1) Verhoogt met een factor s.

17. Wat is het belangrijkste voordeel van de uitputtingsbelasting van de NMOSFET-omvormer ten opzichte van de EMOSFET-belasting?

1. Minder energieverlies
2. Gemakkelijker fabricageproces
3. Scherpere Vtc-overgangen en betere ruismarges.
4. Geen van de bovengenoemde.

Ans: 3) Scherpere Vtc-overgangen en betere ruismarge.

18. Waarom wordt polysilicium gebruikt voor de poort in MOSFET?

1. Omdat het een halfmetaal is.
2. Omdat het een rooster heeft dat overeenkomt met siliconen
3. Omdat het gemakkelijker te fabriceren is.
4. Geen van de bovengenoemde.

Ans: 2) Omdat het een rooster heeft dat overeenkomt met siliconen.

19. Geef waar of niet waar

Uitspraak: Bij volledige schaal is de grootte van het elektrische veld constant.

1. Waar
2. Niet waar

Oplossing: (1). Klopt

20. Welke van de gegeven beweringen is waar met betrekking tot een MOSFET-omvormer?

1. Een PMOSFET en een weerstand zijn nodig om een ​​MOSFET-omvormer te implementeren.
2. Een NMOSFET en een weerstand zijn nodig om een ​​MOSFET-omvormer te implementeren.
3. Twee PMOSFET's.
4. Twee NMOSFET's.

Ans: 2) Een NMOSFET en een weerstand zijn nodig om een ​​MOSFET-omvormer te implementeren.

Bouw je eerste Verilog-project!

Zie ook  Potentiometer: 9 feiten die u moet weten!

Klik hier!

VLSI, VHDL, Verilog Interviewvragen, Afbeelding - 2

21. Van welke factoren hangt het vermogensverlies van een CMOS-omvormer af?

1. Geleverde spanning.
2. NMOSFET's kanaalbreedte.
3. PMOSFET's kanaalbreedte.
4. Alle bovenstaande.

Ans: 1) Geleverde spanning

22. Geef waar of niet waar

Uitspraak: De PMOS-transistors fungeren als pull-up-netwerk in een CMOS-omvormer.

1. Waar
2. Niet waar

Oplossing: (1). Klopt

23. Welk van de volgende effecten draagt ​​niet bij aan het afwijken van de ideale situatie van een stroomspiegelcircuit?

1. DIBL-effecten.
2. Drempeloffset tussen twee transistors
3. Modulatie van de kanaallengte
4. Onvolmaakte geometrische afstemming.

Ans: 1) DIBL-effecten.

24. Wat bevat de ASIC-celbibliotheek?

1. De fysieke indeling van de cellen
2. Routingmodel van de cellen
3. Timingmodel van de cellen
4. Alle bovenstaande.

Ans: 1) Fysieke indeling van de cellen.

25. Waarom treedt de laagste voortplantingsvertraging op via een poort?

1. Vanwege - sterke transistor, hoge temperatuur, hoge spanning.
2. Door – sterk transistor, lage temperatuur, hoogspanning.
3. Vanwege - Zwakke transistor, hoge temperatuur, hoge spanning.
4. Vanwege - zwakke transistor, lage temperatuur, lage spanning.

Ans: 3) Vanwege - Zwakke transistor, hoge temperatuur, hoge spanning.

26. Welke van de volgende uitspraken is waar over VLSI logic-ontwerp?

1. VLSI minimaliseert het gebied en de vertraging
2. VLSI minimaliseert het gebied ten koste van vertraging
3. VLSI maximaliseert de snelheid door het gebied te verkleinen
4. VLSI minimaliseert vertraging door het gebied te verkleinen

Ans: 2) VLSI minimaliseert het gebied ten koste van vertraging.

27. Wat is een harde macro?

1. Flexibel blok
2. Vaste blokkering
3. Flexibel blok met een vaste aspectverhouding
4. Flexibel blok met een flexibele aspectverhouding

Ans: 2) Vast blok

28. Geef waar of niet waar

Uitspraak: De volledige vorm van SPICE is - Simulatieprogramma met nadruk op geïntegreerde schakelingen.

1. Waar
2. Niet waar

Oplossing: (1). Klopt

29. Wat is het equivalente circuit voor CMOS-comparator?

1. Ongecompenseerde CMOS OPAMP.
2. Gecompenseerde CMOS OPAMP.
3. Gedeeltelijk gecompenseerd CMOS OPAMP.
4. Geen van bovenstaande is waar.

Ans: 1) Ongecompenseerde CMOS OPAMP.

30. Wat is de relatie tussen de equivalente weerstand van een geschakelde condensator en de klokfrequentie?

1. De weerstand is evenredig met de klokfrequentie.
2. De weerstand is omgekeerd evenredig met de klokfrequentie.
3. De weerstand is evenredig met het kwadraat van de klokfrequentie.
4. De weerstand is omgekeerd evenredig met het kwadraat van de klokfrequentie.

Ans: 2) De weerstand is omgekeerd evenredig met de klokfrequentie.

30 Belangrijkste en meest gestelde VLSI-interviewvragen! Klik hier!

VLSI, VHDL, Verilog Interviewvragen, Afbeelding - 3

Zie ook  Produceert een versterker warmte? Inzicht in de thermische effecten van versterkers

31. Wat is de relatie tussen de equivalente weerstand van een geschakelde condensator en de capaciteit?

1. De weerstand is evenredig met de capaciteit.
2. De weerstand is omgekeerd evenredig met de capaciteit.
3. De weerstand is evenredig met het kwadraat van de capaciteit.
4. De weerstand is omgekeerd evenredig met het kwadraat van de capaciteit.

Ans: 2) De weerstand is omgekeerd evenredig met de capaciteit.

32. Wat is de voorwaarde voor overheersing door diffusiestroom?

1. Sterke inversie
2. Zwakke inversie
3. Zowel sterke als zwakke inversie.
4. Kan niet worden vastgesteld.

Ans: 2) Zwakke inversie.

33. Wat is de voorwaarde voor overheersing door Drift Current?

1. Sterke inversie
2. Zwakke inversie
3. Zowel sterke als zwakke inversie.
4. Kan niet worden vastgesteld.

Ans: 1) Sterke inversie.

34. Geef waar of niet waar

Uitspraak: In de cascode-stroomspiegel wordt de uitgangsweerstand verhoogd.

1. Waar
2. Niet waar

Oplossing: (1). Klopt

35. Geef waar of niet waar

Uitspraak: Een stroomspiegelcircuit kan worden gebruikt als een stroomversterker door de (W / L) -verhoudingen van de gespiegelde en bron-MOSFET te vergroten

1. Waar
2. Niet waar

Oplossing: (1). Klopt

36. Welke verbindingen van NMOS in PDN helpen om de EN-termen te realiseren?

1. Cascade-verbinding
2. Antiparallelle verbindingen
3. Serieverbindingen
4. Parallelle verbindingen

Ans: 3) Serieverbindingen

37. Welk type transistor kan logisch-hoge waarde perfect doorgeven, maar niet de logisch-lage waarde?

1. NMOSFET
2. PMOSFET
3. CMOS
4. Geen van de bovengenoemde

Ans: 2) PMOSFET

38. Wat is het minimum aantal transistors dat nodig is om een ​​XOR-poort te ontwerpen?

1. Drie
2. Vier
3. Vijf
4. Zes

Ans: 4) Zes

39. Welk type logisch ontwerp biedt de minimale voortplantingsvertraging?

1. Emitter gekoppelde logica
2. Transistor Transistorlogica
3. Registreer transistorlogica
4. Diode Transistor Logica

Ans: 1) Emitter-gekoppelde logica

40. Geef waar of niet waar

Uitspraak: Dynamische CMOS-logica werkt met twee niet-overlappende klokpulsen.

1. Waar
2. Niet waar

Oplossing: (2). Vals.

Voor meer VLSI-gerelateerde onderwerpen en Verilog-interviewvragen klik hier

Soedipta Roy

Hallo, ik ben Sudipta Roy. Ik heb B. Tech in elektronica gedaan. Ik ben een elektronica-liefhebber en houd mij momenteel bezig met elektronica en communicatie. Ik heb een grote interesse in het verkennen van moderne technologieën zoals AI en Machine Learning. Mijn geschriften zijn gewijd aan het verstrekken van nauwkeurige en bijgewerkte gegevens aan alle leerlingen. Iemand helpen bij het opdoen van kennis geeft mij enorm veel plezier.
Laten we verbinding maken via LinkedIn –